반도체 공정 정전기

왜 배우는가: 반도체 공정은 미세한 소자와 높은 청정도를 요구하므로 정전기 한 번이 수율과 신뢰성을 크게 떨어뜨린다. 정전기 방전(ESD)에 취약한 소자가 많아 공정 설계와 작업자 관리에 직접 연결되며, 발생원인과 방지대책을 묻는 문제로 반복 출제된다.

출제 이력: 제129회 2교시 6번, 제111회 3교시 4번

1. 한 줄 정의와 핵심 키워드

반도체 공정 정전기는 웨이퍼·장비·작업자·재료에 축적된 전하가 소자와 만나 방전하여 소자를 손상시키거나 공정 불량을 일으키는 현상을 말한다. 답안 첫 줄에는 이 정의를 그대로 쓴다.

반도체 공정 정전기는 대전된 물체가 소자와 접촉하여 순간 방전(ESD)되고, 그 결과 소자 손상과 수율 저하를 일으키는 현상이다.

• 정전기 방전(ESD)
• 대전열
• 마찰대전
• 정전유도
• 접지
• ESD 작업대
• 대전 방지

2. 개념 풀이

쉽게 말하면 물체에 전기가 쌓였다가 한꺼번에 빠져나가는 현상이다. 두 물체가 마찰하면 한쪽은 전자를 잃고 다른 쪽은 전자를 얻어 서로 반대 극성으로 대전한다. 이 과정을 마찰대전이라 한다. 인체에서 발생하는 정전기는 수천 V에 이를 수 있으며, 이 전하가 소자 쪽으로 방전되면 소자가 손상된다.

정식 정의는 다음과 같다. 정전기 방전(Electrostatic Discharge, ESD)은 전위 차이가 있는 두 물체가 접촉하거나 근접할 때 전하가 짧은 시간에 이동하는 현상이다. 반도체 공정에서는 소자의 절연막과 미세 배선이 이 방전 에너지를 견디지 못해 문제가 된다.

대전이 일어나는 원리는 두 가지로 나눠 본다. 첫째는 마찰대전으로, 서로 다른 유전체를 마찰할 때 전자가 이동하여 생긴다. 둘째는 정전유도로, 대전체가 가까이 오면 도체 내부의 전하가 재배열되어 대전 상태가 생긴다. 어느 쪽이든 물체가 전기적으로 고립되어 있으면 전하가 누적된다.

대전의 극성은 대전열로 설명한다. 대전열에서 멀리 떨어진 두 물질을 마찰할수록 대전량이 커진다. 공정에서 쓰는 플라스틱 용기, 포장 필름, 레지스트 용액 등은 대부분 절연성 재료라 전하가 쉽게 빠지지 않는다.

ESD 피해는 소자별로 차이가 크다. MOSFET의 게이트 산화막은 매우 얇아 수십~수백 V 수준에서도 파괴될 수 있다. 바이폴라 트랜지스터는 상대적으로 견디는 편이지만 소형화와 고주파화로 민감도가 높아지고 있다.

3. 등장 배경과 필요성

반도체 소자는 미세화되면서 절연막 두께와 배선 폭이 작아졌다. 전하량이 작아도 전계 강도가 크게 높아지므로 같은 정전기라도 피해가 커진다. 전자 산업이 고속·소형화되면서 정전기 민감도가 높아졌다는 점은 ESD 관련 업계 자료에서도 확인된다.

반도체 제조는 청정실에서 이루어지며, 입자 관리 기준이 매우 엄격하다. 정전기는 먼지 흡착과 입자 부착을 증가시켜 노광 공정 등 미세 패턴 형성 단계에 영향을 준다. 따라서 정전기는 소자 손상뿐 아니라 청정도 관리와도 연결된다.

반도체 제조 공정은 열 산화, 박막 증착, 이온 주입, 식각 등 여러 단계를 거치며, 웨이퍼가 장비 사이를 자동으로 이동한다. 공정 단계마다 전하가 생기고 이동하므로 전 공정에 걸친 대전 관리가 필요하다.

정전기 피해는 제품 파손 비용으로 끝나지 않는다. 불량 원인 분석이 어려워 간헐 고장을 낳고, 출하 후 신뢰성 문제로 이어질 수 있다. 이러한 잠재 손상을 막기 위해 공정 설계 단계부터 접지, 이온화 장치, 정전기 방지 재료를 함께 적용한다.

정전기 방지 저항 기준은 제품과 기준에 따라 다르므로 시험 답안에서는 기준의 종류와 적용 개념 중심으로 쓴다.

4. 구성요소·원리·절차

반도체 공정의 정전기는 두 물체가 접촉·분리되거나 마찰할 때 전하가 분리되어 생긴다. 발생 원리는 접촉대전과 마찰대전이며, 대전된 전하가 방전하면 정전기 방전(ESD) 이 된다. 반도체 소자는 산화막이 얇아 작은 전압에서도 파괴되므로 공정 전반에서 관리 대상이 된다.

반도체 공정에서 정전기의 원리는 전하가 축적되는 속도와 빠져나가는 속도의 균형으로 설명한다. 축적은 재료의 대전열 위치와 마찰 속도에 따라 커지고, 습도가 낮을수록 표면 누설이 줄어 전위가 높아진다. 인체는 정전용량이 약 300pF 인 커패시터로 볼 수 있으며, 전압은 전하량을 정전용량으로 나눈 값으로 결정된다. 따라서 같은 전하라도 정전용량이 작은 소자에서는 전위가 크게 상승한다.

반도체 소자가 손상되는 기구는 네 가지로 정리한다.

• 산화막 파괴: 전계 강도가 6~10MV/cm 를 넘으면 게이트 산화막이 절연 파괴된다.
• 접합 손상: 역방향 누설이 증가해 결국 단락에 이른다.
• 금속·폴리실리콘 용융: 얇은 배선과 박막 저항이 열로 끊어진다.
• 전하 주입: 충돌 이온화로 생긴 고온 전자가 산화막에 주입되어 특성이 변한다.

정전기 방전 파형은 감쇠하는 진동 파형이며 극성이 빠르게 바뀐다. 손상은 방전 에너지의 국부 발열, 높은 전류 밀도, 높은 전계 기울기 세 요인이 함께 작용해 생긴다. 손상이 즉시 고장으로 나타나지 않고 잠재 손상(latent damage) 으로 남을 수 있어 공정 관리가 필요하다.

공정에서 정전기가 발생하고 소자에 손상이 가는 흐름은 다음 도식과 같다.

절차로 보면 정전기 관리는 다음 순서로 진행한다.

• 정전기 민감 소자(ESDS)와 취급 공정을 식별한다.
• 작업장 접지 체계를 구성한다(작업대, 바닥, 작업자, 장비를 같은 접지 기준에 연결).
• 작업자 손목 접지와 발목 접지 상태를 출입 시점과 작업 중 점검한다.
• 소산성 재료로 포장·이송 용기를 선정하고 표면저항을 측정한다.
• 이온화기로 절연체 표면의 전하를 중화한다.
• 습도와 온도를 관리하고 기록한다.
• 정전기 전위 측정과 정기 검사 결과를 기록하고 이상 시 원인을 분석한다.

5. 관련 법령·기준·표준

반도체 공정의 정전기 관리는 국제 규격과 국내 기준을 함께 쓴다. 국제적으로는 ESD 협회의 시험 표준이 기준이며, 국내에서는 전기설비 접지와 정전기 관련 산업안전 규정이 적용된다. 이 절에서는 확인된 기준값과 용도만 정리한다.

작업대 표면 저항 기준은 시험 방법에 따라 값이 다르므로, 답안에는 시험 표준 이름과 함께 쓴다. 접지 스트랩에는 전류 제한 저항이 있어야 하며, 저항이 없으면 활선 접촉 시 인체에 큰 전류가 흐르므로 사용하지 않는다. 국내 기준은 전기설비기술기준과 산업안전보건 기준의 정전기 장해 방지 조항을 참조한다.

정전기 기준은 수치보다 원리와 목적이 중요하다. 답안에서는 표면저항, 접지 연속성, 전위 관리의 세 항목을 기준으로 제시하는 것이 안전하다.

6. 유형과 비교(비교표 2개 이상)

반도체 공정의 정전기 문제는 발생 원리에 따라 대전(Charging) 과 방전(Discharge) 으로 나누어 보면 이해가 쉽다. 같은 정전기라도 대전 방식과 방전 형태에 따라 손상 양상과 대책이 달라진다. 아래 표는 대전 방식을 비교한 것이다.