論理回路の基本構成と論理式

論理回路は、0と1の2値の信号を論理演算の規則に従って処理する電子回路であり、CPUの演算部や組込み機器の制御回路の基礎となる。回路の動作は、真理値表、論理式、回路図、タイムチャートの四つの形式で表され、これらを相互に変換する力が試験では問われやすい。

原理・仕組み

基本となる論理ゲートは、AND（論理積）、OR（論理和）、NOT（否定）の三つである。これに出力を反転させたNAND（否定論理積）とNOR（否定論理和）、入力が異なるとき1を出力するXOR（排他的論理和）を加えると、回路設計の幅が広がる。NANDは、入力端子を同じ信号に接続すると否定の回路として働き、ド・モルガンの法則を用いると論理和の回路も構成できる。

タイムチャートから回路を推定するときは、入力の組合せごとに出力がどの区間で0になるかを読む。例えば、二つの入力がともに1のときだけ出力が0になる波形は、NANDの動作と一致する。このように、波形の特徴を真理値表と対応させることで、回路の種類を判断できる。

判断の基準や数値

論理式を簡単化する際には、分配則、排中律（X＋¬X＝1）、ド・モルガンの法則などを用いる。例えば、(¬A・B)＋(A・B)は、Aの値にかかわらずBと等しくなるので、Bだけを出力する回路に簡単化できる。簡単化の結果が問題の回路と一致するかどうかは、真理値表で全組合せを照合して確認することが基本である。

カルノー図は、論理式を図で視覚化し、隣接する1をまとめることで簡単な項を見つける手法である。隣接とは、上下左右に並ぶセルのほか、図の左右の端同士や上下の端同士も含む。隣接する1を2の累乗個のまとまりとして囲むと、その領域を表す論理項が得られ、それらの和が論理式となる。

3入力の多数決回路では、入力のうち2つ以上が1のとき出力が1となるので、論理式はAB＋BC＋CAで表される。このように、判定条件を積の和で書き、各項に対応するゲートを組むことで回路を設計する。

入力XとYが同じ値のときに1を出力する回路は、XNORの動作と一致する。ある入力の組合せで出力が1となる条件を論理式で正確に書き、その式が要求を満たすかを真理値表で確認することが判断の基準となる。