主記憶の構成とメモリ管理

主記憶は、CPUがプログラムやデータを直接読み書きする記憶領域であり、現在の多くのコンピュータではDRAMが中心に用いられる。主記憶の種類ごとの特徴を理解し、プログラムの実行時に領域を効率よく扱う方式の役割を区別することが要点である。試験では、メモリの構造と、インタリーブやガーベジコレクションなどの管理方式が問われやすい。

原理・仕組み

DRAMは、コンデンサに蓄えた電荷でデータを保持する揮発性のメモリである。電荷は時間とともに失われるため、電源が入っている間も定期的なリフレッシュ動作が必要となる。電源を切るとデータは失われ、主記憶として広く使われる。

DRAMのメモリセルはトランジスタ1個とコンデンサ1個で構成されるため、単純な構造で高密度に集積でき、ビット当たりの単価を低く抑えやすい。

SRAMはフリップフロップでデータを保持するため、リフレッシュは不要で動作が高速である。その反面、セルの構成が複雑で集積度を上げにくく、ビット単価は高くなる。そのためSRAMは高速性が求められるキャッシュメモリに使われ、大容量の主記憶には主にDRAMが用いられる。

判断の基準

メモリインタリーブは、主記憶を複数の独立したバンクに分け、連続するアドレスを異なるバンクへ交互に割り振る方式である。あるバンクが処理中でも別のバンクへ次のアクセスを行えるため、連続するデータへのアクセス効率を高められる。

ただし、同じバンクへの要求が続く場合には並列化の効果が得にくいため、効果はアクセスの割当てやメモリ構成の条件に左右される。アクセス時間を短くするという目的を、連続アドレスの割振りと結び付けて判断する。

再帰的な処理を実現する場合、呼び出しごとのレジスタや変数の内容を保存し、復帰時に逆の順で取り出す必要がある。後から呼び出された処理が先に終わるため、最後に格納したものを最初に取り出すLIFO方式が適する。