組合せ論理回路の設計と論理式

組合せ論理回路は、現在の入力の組合せだけで出力が決まる回路であり、論理ゲートを組み合わせて作られる。加算器、一致検出、多数決などの基本回路は、真理値表、論理式、回路図を相互に変換しながら設計し、判定する。本単元では、基本ゲートの性質とタイムチャートの読み方、加算器の構成、NAND素子による論理の実現、真理値表やカルノー図からの判定の順に整理する。

基本ゲートの性質とタイムチャート

AND素子は両方の入力が1のときだけ1を出力し、OR素子は少なくとも一方が1であれば1を出力する。NAND素子はANDの出力を反転したもので、両方の入力が1のときだけ0を出力する。タイムチャートから論理回路を判定するときは、どの入力の組合せで出力が変化するかを見ることが基本になる。

XORは2つの入力が異なるときに1を出力し、その反転であるXNORは入力が同じときに1を出力する。XORの相補演算は等価演算であり、入力の一致を検出する回路の基礎となる。

組合せ論理回路では出力が現在の入力だけで決まるが、出力が入力の変化の後も前の状態を保持する回路は組合せ回路ではない。NOR素子を組み合わせて出力を保持させた回路は、記憶の働きをもつ順序回路として扱われる。

加算器の構成

半加算器は、1ビットの2つの入力の和を求める回路である。和の1桁目はXORで求め、桁上がりはANDで求める。この対応を覚えておくと、入力の組合せから出力を素早く判定できる。

全加算器は、2つの半加算器と1つのORゲートで構成される。下位からの桁上がりを含めて和を求めるため、2つの半加算器のどちらか一方でも桁上がりが1になれば、全体の桁上がりは1になる。そのため、桁上がりの論理にはANDではなくORが必要になる。

判定の際は、入力に含まれる1の数を数え、和が2以上になるかどうかで桁上がりを確認すると確実である。AND素子だけで桁上がりを作ると、片方だけで桁上がりが生じる組合せを取りこぼすため誤りとなる。

NAND素子による論理の実現

NAND素子だけで回路を構成する場合、1つの入力を2つの端子に同時に接続すると、その素子はNOTとして働く。前段で2つの入力をそれぞれ反転させ、後段でNANDを取る構成の出力は、元の入力の論理和になる。これはド・モルガンの法則によるもので、¬(¬X・¬Y)がX＋Yに等しいことで確認できる。