省電力化と電源管理

省電力化は、組込み機器が動作していない時間や部分の電力を減らし、必要なときだけ電力を使う設計の考え方である。電力の消費は、回路の状態が切り替わるたびに生じる動的消費電力と、トランジスタのリーク電流による待機時の消費電力に大別される。本単元では、それぞれの要因に対してどのような技術が効くのかを理解し、間欠動作の平均電力を計算する考え方も押さえる。

原理と仕組み

CMOS回路では、信号が切り替わるときに負荷容量の充放電が起き、これが動的消費電力の主な要因になる。動作周波数や信号の切替え頻度が同じであれば、この消費電力はおおむね電源電圧の二乗に比例する。したがって、電圧を下げることは省電力に大きく効く。

クロックも周期的に切り替わるため、レジスタやクロック配線で充放電を生じさせる。使っていないブロックへのクロック供給を止めるクロックゲーティングは、この動的な電力を減らす手段である。

パワーゲーティングは、使わない回路ブロックへの電源供給そのものを遮断する方式である。クロックを止めるだけでは残るリーク電流による待機電力も抑えられるため、長時間使わないブロックに有効である。

判断の基準と数値

周期的に起動して動作と待機を繰り返すセンサノードでは、動作時と待機時の電流を時間で重み付けした平均電流で省電力効果を評価する。動作時の電流が大きいほど、平均電流を目標値以下に抑えるために待機時間を長くとる必要がある。 例えば、動作時間が10ミリ秒で、その間の平均電流が10 mA、待機中は0.1 μAという条件では、平均を1 μA以下にするため待機時間は約111.1秒以上必要になる。待機時間が長くなるほど平均電流は待機電流に近づくため、待機時間の見積もりは平均電流の式から求める。