接合形FETとトランジスタ

接合形FET（接合型電界効果トランジスタ、JFET）は、pn接合に加えた逆方向の電圧によって生じる空乏層の広がりを利用して、ドレイン電流を制御する電界効果トランジスタである。この素子は、ゲートに加える電圧でチャネル（電流の通路）の幅を変える電圧制御形の素子であり、ベース電流によってコレクタ電流を制御するバイポーラトランジスタとは、制御の方式が根本的に異なる。試験では、接合形FETの動作原理と、バイポーラトランジスタとの区別が問われやすい。

構造と動作原理

接合形FETは、n形またはp形の半導体で作られたチャネルの両端にドレインとソースを設け、チャネルの側面にゲートを設けた構造をもつ。ゲートとチャネルの間はpn接合になっており、ゲートにはチャネルと逆の極性の電圧を加えて、このpn接合を逆バイアスで使用する。逆バイアスを強くすると、接合の周りにできる空乏層が広がってチャネルの有効な断面積が狭くなり、ドレインとソースの間を流れるドレイン電流が減少する。 ゲートには電流がほとんど流れないため、ゲートから見た入力インピーダンスは高い値になる。

ドレイン電流の制御

ドレイン電流は、ゲート・ソース間電圧によって変化する。ゲート・ソース間電圧が0のときに流れる最大のドレイン電流を飽和ドレイン電流 I_DSS と呼び、チャネルが完全に閉じてドレイン電流が流れなくなるゲート・ソース間電圧をピンチオフ電圧 V_P と呼ぶ。両者の関係は、ゲート・ソース間電圧を V_GS として次の式で表される。

I_D = I_DSS (1 − V_GS / V_P)^2

この式は、V_GS が V_P に近づくほど I_D が0に近づくことを示す。V_GS が0の状態では、I_D は I_DSS に等しくなる。ドレイン電流の値を決めるのはドレイン・ソース間電圧ではなく、ゲート・ソース間電圧であるという点が、この式から読み取れる要点である。