組合せ回路の真理値表

組合せ回路の真理値表は、組合せ回路の出力が入力の組合せだけによって定まることを、入力のすべての組合せと各組合せに対応する出力の値の一覧として表したものである。組合せ回路は記憶素子をもたないため、ある時刻の出力は、その時刻の入力の値だけで決まり、過去の入力の履歴は出力に影響しない。この性質は、過去の状態を記憶する順序回路とは区別しなければならない特徴であり、真理値表はこの関係を回路の動作の仕様として示す基本の道具である。

真理値表の構成と行数

真理値表は、入力の変数を左側の列に並べ、出力を右側の列に書く。入力の変数がn個の回路では、入力の組合せは2のn乗通りあるため、表は2のn乗行をもつ。入力がAとBの二つであれば4行、AとBとCの三つであれば8行となる。

行の並べ方は、入力の値を二進数として見た順に並べるのが一般的である。この並べ方を使えば、どの行がどの入力の組合せに対応するかを機械的に照合できる。行を一つずつ飛ばして書くと、組合せの漏れが生じやすいため、作成後に行数を入力の数から求めた値と照合する必要がある。

基本素子の動作と真理値表

複雑な回路の真理値表は、基本素子の動作を組み合わせて求めるため、AND・OR・XORの出力の条件を正確に覚えておく必要がある。基本素子の出力の条件を論理式とあわせて比べると次のとおりである。

NOT素子は、入力の値を反転して出力する素子であり、入力が0のとき出力が1、入力が1のとき出力が0となる。XOR素子は、二つの入力の値が異なるとき出力が1となり、同じであるとき出力が0となる。

積和形と和積形による論理式の導出

真理値表から論理式を求める方法の一つが積和形である。積和形は、出力が1となる行を選び、その行の入力の値を積の項として書き、選んだ項を論理和で結ぶ方法である。ここで、値が1の変数はそのまま書き、値が0の変数は否定の形にして書く。XOR素子の真理値表では、出力が1となる行は、Aが0でBが1の行と、Aが1でBが0の行である。