メモリの構成と高速化

メモリの構成と高速化は、主記憶の種類（DRAM と SRAM）、複数のバンクによる並列化、ブロック転送や共有メモリの仕組みを扱う分野である。ハードウェアの特性から、アクセス時間・単価・リフレッシュの要否を比較して説明できることが求められる。個々の方式が何を解決するために生まれたかを基準にすると、選択肢の取り違えを減らせる。

DRAM と SRAM の特徴

DRAM は、コンデンサに蓄えた電荷で情報を記憶するメモリである。電荷は時間とともに失われるため、定期的なリフレッシュが必要になる。メモリセルの構成が比較的単純なので、ビット当たりの単価は SRAM より安くなる。一方、フリップフロップで情報を保持する SRAM は、リフレッシュが不要で高速だが、セルの構成が大きく高価である。DRAM は電源を切ると内容が失われる揮発性のメモリであり、PC の主記憶として広く使われる。キャッシュメモリには SRAM が使われる、という使い分けを対で押さえておくとよい。

DRAM のメモリセルでは、情報を蓄えるのはコンデンサである。コイルや抵抗は情報の記憶に使われず、フリップフロップは SRAM の記憶セルに当たる。セルの素子を問う設問では、素子と記憶方式の対応を正確に区別する必要がある。また、DRAM の説明として適切なものを選ぶ設問では、リフレッシュ動作の要否と主記憶としての用途の二点で判断する。

SRAM と比較した DRAM の特徴を問う設問は、この単元で最も繰り返し出題される。ビット当たりの単価が安いことと、リフレッシュが必要なことの両方を言えれば、選択肢の多くは判定できる。

メモリインタリーブによる並列化

メモリインタリーブは、主記憶を複数の独立したバンクに分け、連続するアドレスを異なるバンクに割り振ることで、並列にアクセスできるようにする方式である。CPU からの連続したアクセスを複数のバンクで同時に処理するため、全体のアクセス時間を短縮できる。主記憶の物理容量を超える空間を扱うのは仮想記憶であり、目的も仕組みも異なる。