5급 공채 2차

2026년 5급 공채 기술 2차 전자회로

문제 5개 · 100점. 참고 답안·채점 기준은 앱에서 볼 수 있습니다.

제1문 (15점)

그림 (가)와 같이 전압이득이 A_{v}이고 입력 임피던스 가 무한대인 전압 증폭기의 입력단과 출력단 사이에 커패시터 C \,가 연결되어 있으면, 입력 및 출력단에서의 등가 커패시터들은 그림 (나)와 같이 밀러정리(Miller’s theorem)를 이용하여 두 개의 커패시터 C_{{i n}}과 C_{{out}}으로 표현할 수 있다. 이를 활용해서 다음 물음에 답하시오.
[그림]
증폭기 전압이득 A_{v}를 알기 위해 그림 (다)처럼 저항 R \,(＝1[kΩ])을 통하여 전압 v_{{s}} ( t )를 인가하였더니, v_{{i}} ( t ) 전압이 0.5[V]가 되는 시각이 69[ps]였다. C \,＝10[fF]일 때, A_{v}의 값을 구하시 오. (단, 이 회로의 응답 특성에서 입력 커패시터의 영향이 지배적이며 또한 피드백 커패시터에 의해 생기는 zero의 영향은 무시한다. 또한, 증폭기의 특성은 전압이득 A_{v}를 제외하고는 이상적이라고 가정하고, \ln ( 2 )는 0.69로 계산하시오) (15점)
[그림]

제2문 (25점)

다음 회로에서 모든 트랜지스터는 포화영역(saturation region)에서 동작하며, DC 바이어스 전압도 문제없이 설계되었다. 채널 변조(channel-length modulation) 효과는 무시한다. 다음 물음에 답하시오. (총 25점)
[그림]
  1. (1) 이 회로의 소신호 등가회로를 그리고, 이로부터 입력전압과 출력전압 사이의 전압이득을 구하시오. (10점)
  2. (2) 다른 조건들은 동일한 상태에서 R_{1} 값만 증가시켰을 때 전압이득이 어떻게 변하는지 설명하고, 그 이유를 M_{1}, M_{2}의 게이트－소스 전압의 변화를 포함해서 회로 동작 측면에서 기술하시오. (15점)

제3문 (20점)

증폭기 회로에 대한 다음 물음에 답하시오. (단, g_{{m}}＝17.5[mA/V], C_{{gs}}＝7.4[pF], C_{{gd}}＝2.4[pF], C_{{db}}＝42.4[pF]이고, 소신호 드레인 저항 r_{{d \,}}와 커패시터 C_{C} \,, C_{S} \,는 \infty로 가정하며, 바이어스 저항 R_{{1}}, R_{{2}}의 영향은 무시한다. 트랜지스터는 포화영역(saturation region)에서 동작한다) (총 20점)
[그림]
  1. (1) 입력 개방회로 시상수 \tau_{{i \,}}와 출력 개방회로 시상수 \tau_{{o \,}}를 구하시오. (15점)
  2. (2) 상측 차단주파수 f_{H} \,를 구하시오. (단, 결과는 소수점 셋째 자리에서 버림을 한다) (5점)

제4문 (25점)

고역통과필터 회로에 대한 다음 물음에 답하시오. (단, 연산증폭기는 이상적이다) (총 25점)
[그림]
  1. (1) 입출력 전달함수가 다음과 같이 표현됨을 증명하시오. (15점)
    \frac{{V_{{out}}}}{{V_{{i n}}}} = \frac{{s^{{2}}}}{{s^{{2}} + s ( \omega_{{0 \,}} / Q ) + ( \omega_{{0}} )^{{2}}}}
  2. (2) 주파수 \omega_{0} 값을 구하시오. (5점)
  3. (3) Q \,(quality factor) 값을 구하시오. (5점)

제5문 (15점)

전압조정기 회로에 대한 다음 물음에 답하시오. (단, 연산증폭기는 이상적이며, V_{{i n}}＝15[V]이다) (총 15점)
[그림]
  1. (1) 출력전압(V_{out} \,), 입력전류(I_{S} \,), 부하전류(I_{L} \,) 및 컬렉터 전류(I_{C} \,)를 구하시오. (단, R_{L}＝40[Ω]이다) (5점)
  2. (2) 전압조정기의 전력효율을 구하시오. (단, R_{L}＝40[Ω]이다) (5점)
  3. (3) R_{{S}} \,에서 소모되는 최대 전력을 구하시오. (5점)
    끝