2023년 5급 공채 기술 2차 전자회로(필수)
문제 5개 · 100점. 참고 답안·채점 기준은 앱에서 볼 수 있습니다.
제1문 (20점)
다음 회로에서 물음에 답하시오. (단, 연산증폭기는 이상적이고, 연산증폭기의 포화 출력 레벨은 ±12[V]이다. R_{{1}}=R_{{2}}=10[kΩ], C_{{1}}=1[μF], C_{{2}}=0.2[μF]이고, 연산증폭기 \mathrm{A}_{1}의 입력신호가 접점 1과 2를 1[ms]의 주기로 스위칭하며, 접점 간 이동시간은 무시하고, 최초 스위칭은 접점 1에서 2로 이동한다) (총 20점)
[그림]
[그림]
- (1) V_{{o 1}}(0)=0[V]일 때 V_{{o 1}} 파형을 그리시오. (10점)
- (2) V_{{o 1}} 입력에 대한 출력파형 V_{{o 2}}를 그리시오. (10점)
제2문 (20점)
다음 전압조정기 회로에서 물음에 답하시오. (단, BJT의 베이스-이미터 전압 V_{BE}=0.7[V]이고, 전류 이득은 100이다. 연산증폭기는 이상적이고, R_{1}=40[kΩ], R_{2}=1[kΩ], R_{3}=3[kΩ], R_{4}=100[kΩ], R_{L}=100[kΩ]이다. 제너다이오드의 양단전압 V_{Z}=5[V], 입력전압 V_{{i n}}=22[V]이고, 입력전압과 부하전류가 한정된 범위 내에서 동작한다) (총 20점)
[그림]
[그림]
- (1) 제너다이오드에 흐르는 전류 I_{{Z}}를 구하시오. (6점)
- (2) 출력전압 V_{{out}}의 값을 구하시오. (6점)
- (3) 일정한 출력전압이 유지되는 작동원리를 설명하시오. (8점)
제3문 (20점)
다음 회로에 대하여 물음에 답하시오. (단, BJT의 V_{BE}=0.7[V], \beta_{{DC}}=\beta_{{ac}}=100이다. 또한 주어진 회로에서 R_{1}=40[kΩ], R_{2}=10[kΩ], R_{C}=4.7[kΩ], R_{{E \, 1}}=470[Ω], R_{{E \, 2}}=470[Ω], R_{s}=600[Ω], R_{L}=47[kΩ], C_{1}=10[μF], C_{2}=10[μF], C_{3}=100[μF], V_{CC}=10[V], v_{{s}}=100[mV], V_{T}=25[mV]이다. 소수점 셋째 자리에서 반올림하시오) (총 20점)
[그림]
[그림]
- (1) DC 컬렉터 전압 V_{C}를 구하시오. (6점)
- (2) 중간주파수에서, 본 회로의 베이스에서 컬렉터까지의 전압이득 A_{v}와 전체 전압이득 A_{v} '를 구하시오. (8점)
- (3) C_{3}를 제거했을 경우 2)의 전압이득은 어떻게 변화하는지 구하시오. (6점)
제4문 (20점)
다음 회로에 대하여 물음에 답하시오. (단, g_{m} 1=g_{m} 2=g_{m} 3=20[mS], \lambda_{1}=\lambda_{2}=\lambda_{3}=0, R_{1}=R_{2}=4[kΩ], R_{{S \, 1}}=50[Ω], R_{{S \, 2}}=500[Ω], R_{{D \, 1}}=R_{{D \, 2}}=R_{B}=2[kΩ], R_{L}=150[Ω]이다. C_{{B \, 1}}, C_{{B \, 2}}, C_{{B \, 3}}, C_{{B \, 4}}는 중간주파수에서 임피던스를 무시할 만큼 충분히 크다) (총 20점)
[그림]
[그림]
- (1) 중간주파수에서의 전압이득 \frac{{V_{{out}}}}{{V_{{i n}}}}을 구하시오. (8점)
- (2) 중간주파수에서 입력 임피던스 R_{{i n}}과 출력임피던스 R_{out}을 구하시오. (6점)
- (3) C_{{B \, 4}}=20[pF]일 때, 트랜지스터 M_{2}의 소스에서 생기는 저주파 특성을 결정짓는 영점과 극점(f_{{Z \, 1}}, f_{{P \, 1}})을 모두 구하시오. (6점)
제5문 (20점)
다음 공통 소스 증폭기 회로에 대하여 물음에 답하시오. (단, 회로를 구성하는 NMOS/PMOS 트랜지스터의 변수는 아래 표와 같으며, 트랜지스터 사이즈는 각각 \left( \frac{{W}}{{L}} \right)_{{M_{{1}}}} = \frac{{16}}{{2}}, \left( \frac{{W}}{{L}} \right)_{{M_{{2}}}} = \frac{{80}}{{2}}, \left( \frac{{W}}{{L}} \right)_{{M_{{3}}}} = \frac{{80}}{{2}}이다) (총 20점)
[그림]
| 변수 | NMOS | PMOS | 단위 |
| V_{{TH}} (문턱 전압) | 1.1 | -1.2 | V |
| μㆍC_{{ox}} | 5.2 \times 10^{{- 5}} | 1.5 \, \times 10^{{- 5}} | A / V^{{\, 2}} |
| \lambda (채널 변조 효과) | 0.03 | 0.02 | V^{{\, - 1}} |
[그림]
- (1) I_{{B}}가 200[μA]의 크기를 가지기 위한 바이어스 저항 R_{{B}}와 입력 DC 전압V_{{BIAS}}를 구하시오. (단, 채널 변조 효과는 무시한다) (6점)
- (2) 1)에서 제시한 기준 전류, 바이어스 저항, 그리고 입력 DC 전압을 가질 경우 소신호 증폭 이득을 계산하시오. (6점)
- (3) 증폭기 회로를 구성하는 모든 트랜지스터인 M_{{1}}, M_{{2}}, M_{{3}}가 포화(saturation) 영역에 있기 위해 필요한 출력 신호의 최솟값과 최댓값을 계산하시오. (8점)