2018년 5급 공채 기술 2차 디지털공학
문제 5개 · 50점. 참고 답안·채점 기준은 앱에서 볼 수 있습니다.
제1문 (5점)
짝수 패리티(even parity)를 사용하여 3비트 데이터의 전송 오류를 검사하는 회로에 대한 다음 물음에 답하시오. (총 5점)
- (1) 데이터 비트 X , \, Y , \, Z를 입력으로 받아 패리티 비트 P를 출력하는 회로의 진리표를 작성하시오. (2점)
- (2) 2-입력 XOR 게이트만을 최소한으로 사용하여 1)의 회로를 구현하시오. (2점)
- (3) 2-입력 XOR 게이트만을 최소한으로 사용하여 X, Y, Z, P를 입력으로 하는 짝수 패리티 검사기(checker) 회로를 구현하시오. (단, 패리티 검사기는 패리티 오류 검출 시 1을 출력하고 그 외에는 0을 출력한다) (1점)
제2문 (10점)
다음 부울 함수 F ( A , \, B , \, C , \, D , \, E )에 대한 물음에 답하시오. (총 10점)
F ( A , \, B , \, C , \, D , \, E )
=\sum_{{}}^{{}} m ( 2 , \, 3 , \, 4 , \, 7 , \, 21 , \, 22 ) + \sum_{{}}^{{}} d ( 5 , \, 6 , \, 8 , \, 18 , \, 19 , \, 20 , \, 23 , \, 24 )
=\sum_{{}}^{{}} m ( 2 , \, 3 , \, 4 , \, 7 , \, 21 , \, 22 ) + \sum_{{}}^{{}} d ( 5 , \, 6 , \, 8 , \, 18 , \, 19 , \, 20 , \, 23 , \, 24 )
- (1) 카르노 맵을 이용하여 F ( A , \, B , \, C , \, D , \, E )를 곱의 합(sum of products) 형태의 논리식으로 간략화(minimization)하시오. (6점)
- (2) 카르노 맵을 이용하여 F ( A , \, B , \, C , \, D , \, E )를 합의 곱(product of sums) 형태의 논리식으로 간략화(minimization)하시오. (4점)
제3문 (15점)
입력 X와 출력 Y를 가지며 다음 조건을 만족하는 순차논리회로를 D 플립플롭 3개(A , \, B , \, C)를 사용하여 설계하고자 한다. 물음에 답하시오. (총 15점)
| <조 건> | ||
| ○입력이 0이면 0→1→2→3→4→5→1→2→3→4→5→1→2…의 순서로 상태가 계속 순회한다. ○입력 X가 1이거나 현재 상태가 6 또는 7이면 다음 상태는 0이 된다. ○출력 Y는 상태 1, 2에서 1이며 그 외에는 0을 유지한다. | ||
- (1) 상태도(state diagram)를 그리시오. (5점)
- (2) 상태천이표(state transition table)를 작성하시오. (4점)
- (3) 카르노 맵을 이용하여 플립플롭 입력 D_{{A}} , \, D_{{B}} , \, D_{{C}} \,와 출력 Y에 대한 곱의 합(sum of products) 형태의 간략화된(minimized) 논리식을 구하시오. (6점)
제4문 (10점)
Chip select 입력을 가지는 1K×8비트 SRAM이 있다. 이 SRAM을 사용하여 Chip select 입력을 가지는 4K×8비트 SRAM을 설계하고자 한다. 다음 물음에 답하시오. (총 10점)
- (1) 1K×8비트 SRAM과 4K×8비트 SRAM의 주소(address)는 각각 몇 비트인지 제시하시오. (2점)
- (2) 인에이블(enable) 입력을 가지는 2×4 디코더(decoder)와 1K×8비트 SRAM을 사용하여 4K×8비트 SRAM 회로를 설계하시오. (8점)
제5문 (10점)
3비트 이진 정수(A_{{2}} A_{{1}} A_{{0}}) 입력의 제곱을 6비트 이진 정수(B_{{5}} B_{{4}} B_{{3}} B_{{2}} B_{{1}} B_{{0}})로 출력하는 조합논리회로를 설계하고자 한다. 다음 물음에 답하시오. (단, 입력과 출력은 부호 없는(unsigned) 이진 정수이다) (총 10점)
- (1) 이 조합논리회로에 대한 진리표를 작성하시오. (3점)
- (2) B_{{4}}와 B_{{2}}에 대한 곱의 합(sum of products) 형태의 간략화된(minimized) 논리식을 구하고, 최소한의 2-입력 NAND 게이트만을 사용하여 이 논리식을 구현하시오. (4점)
- (3) 1개의 8×4비트 ROM만을 사용하여 이 조합논리회로를 구현하고, ROM에 주소별로 저장될 값을 이진수로 제시하시오. (3점)